Die Suche ergab 116 Treffer

von HSiebrecht
26.02.2009, 22:28
Forum: FPGA
Thema: DACRAM Zusatzplatine
Antworten: 48
Zugriffe: 14045

Hallo psclab38,
Hmmm, ja, da hast Du recht. Ich hätte doch in den Schaltplan schauen sollen
Ja, aber da sieht man es nicht auf Anhieb. Einfacher ist cm's FPGA Pinbelegung, siehe :

http://www.heise.de/ct/projekte/machmit ... umentation
von HSiebrecht
26.02.2009, 22:08
Forum: FPGA
Thema: DACRAM Zusatzplatine
Antworten: 48
Zugriffe: 14045

Hallo zusammen, @psclab38 Das SRAM ist ja bestimmt aus dem Bausatz, sollte also mit 3V laufen. Das SRAM hat mit den DACs überhaupt keine Verbindung, sollte also von den anderen Schaltungsteilen nicht beeinflußt werden. Dem ist nicht so, SRAM A0 - A13 ist gleich D13 - D0 von U2 AD9752. SRAM A0 - A11 ...
von HSiebrecht
26.02.2009, 21:41
Forum: FPGA
Thema: Pacman!
Antworten: 5
Zugriffe: 2961

Hallo Oliver,

ist da zufällig noch der ISP Adapter dran ?

Pacman = Labman, siehe folgenden Thread :

http://thoralt.ehecht.com//phpbb/viewtopic.php?t=239
von HSiebrecht
26.02.2009, 18:35
Forum: FPGA
Thema: DACRAM Zusatzplatine
Antworten: 48
Zugriffe: 14045

Hallo zusammen, heute erst die Bestellung bei Segor aufgegeben. @ Volker Test des RAM: Gehe ich recht in der Annahme das die QVGA Beispiele das RAM implizit mittesten? Testen würde ich nicht direkt sagen, identifizieren trifft es wohl eher. Cm hatte das irgendwo geschrieben, es wird ein Pattern ins ...
von HSiebrecht
23.02.2009, 17:12
Forum: Instrumentation (Labview, JLab & Co)
Thema: Weiterentwicklung JLab
Antworten: 9
Zugriffe: 5376

Hallo Tobias, in der jlab.xml Datei müssen die Parameter für "Deine EDL Konfiguration" eingetragen werden, siehe Auszug aus der Doku. ======= Leider kann JLab nicht selbstständig erkennen wie leistungsfähig eine EDL ist. Daher muß man diese Parameter konfigurieren. Dies sind derzeit maximaler Strom ...
von HSiebrecht
16.02.2009, 21:06
Forum: FPGA
Thema: Beta-Test: Labman
Antworten: 18
Zugriffe: 7276

Hallo Patrick, Apple hatte analoge Joysticks, das wäre mehr Aufwand. Monoflop bauen und Zeit messen. Der C64 hatte einfach fünf Kontakte: links, rechts, oben, unten und Feuer. Die gehen direkt auf die Portbits. Gruß Patrick Danke für die "Aufklärung", hatte keinen C64, nur Apple ][. Somit sollten au...
von HSiebrecht
16.02.2009, 19:27
Forum: FPGA
Thema: Beta-Test: Labman
Antworten: 18
Zugriffe: 7276

Hallo cm, Mistekiste, main.bit im ZIP war wohl tatsächlich Matsch. Kamen nur ein paar Kringel. Sollte jetzt gehen, siehe oben. Danke, mit dem neuen main.bit klappt es auch mit pacman. Zum Joystick: Ist noch gar nicht im FPGA implementiert. Ich mach mal eine kleine Schaltung. BTW: hat noch jemand ein...
von HSiebrecht
19.01.2009, 19:41
Forum: Instrumentation (Labview, JLab & Co)
Thema: Weiterentwicklung JLab
Antworten: 9
Zugriffe: 5376

Hallo Volker,

danke für den ausführlichen Ausblick.

Eine Frage hätte ich da noch, mit welcher FPGA Firmware arbeitest Du zur Zeit, 1.10b (2.00) oder 2.01 (2.01).
2.01 macht bei mir mehr Probleme als 1.10b (2.00).
von HSiebrecht
17.01.2009, 17:33
Forum: Instrumentation (Labview, JLab & Co)
Thema: Weiterentwicklung JLab
Antworten: 9
Zugriffe: 5376

Halo Volker, Hallo zusammen, Heft 3/09 der c't rückt näher und damit der verprochene Beitrag über ein FPGA Steckmodul. Ich werde hoffentlich in nächster Zeit auch wieder ein wenig Zeit haben um mich mit dem JLab zu befassen. Verschiedene Leute haben mir ja schon Anregungen gegeben, was man noch alle...
von HSiebrecht
17.01.2009, 17:10
Forum: FPGA
Thema: Leider kein Beitrag in c't 3/09
Antworten: 0
Zugriffe: 8797

Leider kein Beitrag in c't 3/09

Hallo zusammen, Der versprochene Beitrag ist leider nicht in der c't 3/09. :cry: @thoralt, bitte die Einträge von fgi, Dir und mir ( 17.01.2009, 14:55 )aus folgendem Thread hier hin verschieben. In Volkers Thread werden wir sonst wohl etwas " OFF TOPIC " :lol: http://thoralt.ehecht.com/phpbb/viewtop...
von HSiebrecht
17.01.2009, 14:55
Forum: FPGA
Thema: verschobenes Thema
Antworten: 0
Zugriffe: 8822

Weiterentwicklung JLab , c't Heft 3/09

Hallo Volker,

leider muss ich Dich und alle anderen Interessierten enttäuschen.

Der versprochene Beitrag ist leider nicht in der c't 3/09. :cry:
von HSiebrecht
04.12.2008, 18:46
Forum: FPGA
Thema: FPGA Firmware 1.1b ( IDN =2.0 ) , PUT geht, GET nicht
Antworten: 13
Zugriffe: 5312

Hallo zusammen, Im Prinzip hast Du recht, aber die Daten gehen auf dem Rückweg durch alle Module nur elektrisch zurück, werden aber nicht durch die jeweiligen Steuerprozessoren geleitet, das passiert nur auf dem Hinweg. Die Daten des physikalisch letzten Moduls in der Kette gehen damit von den ander...
von HSiebrecht
04.12.2008, 02:38
Forum: FPGA
Thema: FPGA Firmware 1.1b ( IDN =2.0 ) , PUT geht, GET nicht
Antworten: 13
Zugriffe: 5312

Hallo zusammen, erst einmal Danke für Eure Antworten, habe da aber eine Verständnis Frage, oder auch mehrere. Alles was ich probiert hatte waren ja Befehle die die Firmware des ATmega ausführt, der eigentliche FPGA Chip ist ja aussen vor. Mal kurz ein Abschnit aus dem c't-Lab Wiki / Ergänzungen / Be...
von HSiebrecht
03.12.2008, 02:30
Forum: FPGA
Thema: FPGA Firmware 1.1b ( IDN =2.0 ) , PUT geht, GET nicht
Antworten: 13
Zugriffe: 5312

FPGA Firmware 1.1b ( IDN =2.0 ) , PUT geht, GET nicht

Hallo zusammen, endlich Winterzeit = Bastelzeit, jetzt kann es mit dem c't Lab ja weitergehen, und auch noch Spätdienst. :lol: Spaß beiseite, habe die Firmware 1.1b ( 2.0 laut IDN ) ins FPGA geflashed und mit LabScript etwas herumgespielt. @cm, Danke, tolle neue Features, QVGA-Treiber FPGA funktioni...
von HSiebrecht
10.10.2008, 17:55
Forum: FPGA
Thema: FPGA Frontplatten
Antworten: 30
Zugriffe: 13538

Hallo moosmichel und Volker, die Frontplatte von moosmichel wäre für mich die optimale Frontplatte. Schätze aber das Segor eine Frontplatte mit 6 TE anbieten wird, ähnlich IFP. Nachfolgend ein Auszug von der Segor Seite, zu finden unter Bausätze, nicht Frontplatten : "Die FPGA-Karte bekommt eine sch...