FPGA Frontplatten

Das Forum für die Hardware der FPGA-Basisplatine
magicroomy
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 205
Registriert: 01.12.2007, 09:23

FPGA Frontplatten

Beitrag von magicroomy »

Hi,
schon wieder ich...

Gibt es schon irgendwo Frontplattenlayouts für das FPGA?
Da ja unklar ist, welche Huckepackplatinen man steckt würde mich zunächst mal eine interessieren, die so breit ist wie die der IFP.
Mit den Aussparungen für die Flashkarte und dem DSub15.
Für die Anschlüsse der Steckkarten kann man ja eine extra Frontplatte nehmen. Die könnte man dann auch tauschen.

Mit Moment steckt die gute Karte sehr loose im Rahmen.


Gruss
Magic Roomy
Benutzeravatar
moosmichel001
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 175
Registriert: 06.12.2007, 10:09
Wohnort: Schwerin

Beitrag von moosmichel001 »

Ich habe mir vor einiger Zeit schon mal Gedanken dazu gemacht.

8 TE habe ich geplant zusammen mit einem Panel sind wir bei 18 TE, was reinzufällig der Breite des ADA-IO entspricht.

Die Position der Elemente stimmt natürlich noch nicht. Ich habe das FPGA noch nicht aufgebaut.
Vielleicht kann jemand die Positionen mal korrigieren.
Dateianhänge
fpga_v0.1.rar
FPD-File
(736 Bytes) 236-mal heruntergeladen
front_fpga.jpg
front_fpga.jpg (34.01 KiB) 9860 mal betrachtet
Eine genagelte Schraube hält besser als ein geschraubter Nagel.
FPGA v2.61 CORERAM/COREIO/(LCD)
ADAC v1.73 IO8-32/DA12-8(16bit)/AD16-8/CVC/REL8/OUT8
2 DCG(16bit) v2.91 DCP/BF + EDL 2A v1.78 + DIV v3.10 TRMSC
DDS v3.71 TRMSC + DIV v3.10 TRMSC + EDL 10A
magicroomy
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 205
Registriert: 01.12.2007, 09:23

Ausgezeichnet

Beitrag von magicroomy »

Sehr schön,
an die JTAG Buchse hatte ich gar nicht gedacht.

Ich versuche mal die Positionen der Ausparungen zu ermitteln.

Gruss
Magic Roomy
HSiebrecht
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 116
Registriert: 30.11.2007, 23:50
Wohnort: Westfalen

Beitrag von HSiebrecht »

Hallo moosmichel und Volker,

die Frontplatte von moosmichel wäre für mich die optimale Frontplatte.

Schätze aber das Segor eine Frontplatte mit 6 TE anbieten wird, ähnlich IFP.
Nachfolgend ein Auszug von der Segor Seite, zu finden unter Bausätze, nicht Frontplatten :

"Die FPGA-Karte bekommt eine schmale Frontplatte, über die der SD-Karten-Anschluß und die VGA-Buchse zugänglich sind. Diese ist momentan noch in Arbeit. Das Bedienpanel dazu ist optional, dafür gibt es einen separaten Einbausatz."
Viele Grüße

Helmut

Die meisten Desaster in der IT Welt haben eine gemeinsame Ursache: Wir machen mal eben.
magicroomy
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 205
Registriert: 01.12.2007, 09:23

Frontplatte

Beitrag von magicroomy »

Hallo zusammen,
ich habe versucht die richtigen Positionen der Aussparungen einzupflegen.
Ohne Gewähr.
Ich habe den JTag auf einen DSub15 reduziert, weil er ja als Pfostenleiste nur 14 polig ist.
Da ich die Anschlüsse für den ISP des Atmel nicht rausführe hab ich einen DSub 25 eingebaut. Da kann man evtl. direkt Leitungen von einer FPGA Platine dranhängen. Wer's anders mag kann es ändern.
Die Bohrungen für die Befestigungen der Frontplatte an der Platine hab ich auch rausgemacht. Ich werde es wie beim IFP machen. Da halten die Schrauben der DSub Buchse auch die Frontplatte. Hier ist es die DSub der VGA Buchse.

Gut wäre es wenn jemand meine Messungen bzgl. der Positionen mal checken könnte.



Gruss
Magic Roomy
Dateianhänge
fpga_v0.5.rar
(688 Bytes) 279-mal heruntergeladen
Benutzeravatar
moosmichel001
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 175
Registriert: 06.12.2007, 10:09
Wohnort: Schwerin

Beitrag von moosmichel001 »

Schmal ist ja relativ.

Wenn wir uns alle einig sind, und CM davon überzeugenkönnen, dann könnte diese Front ja die offizielle werden.
Wir sind es ja schließlich, die diese kaufen sollen und es handelt sich ja um ein "Mitmachprojekt", da sollten unsere Vorschläge schon Berücksichtigung finden.

Eine Umfrage könnte da hilfreich sein. Müßte meines Wissens aber der Initiator dieses Threads einrichten.

@magicroomy: Leg doch einfach mal ein Ticket im offiziellen Forum mit deiner Front an. So wird CM wohl am schnellsten darauf aufmerksam.

Den 25-pol-JTAG hatte ich eingeplant, weil ich den Adapter gleich mit einbauen wollte. Wenn dieser aber extern bleiben soll dann ist 15-pol natürlich die bessere Wahl. Ist ja auch ökonomischer.

Die "Aktivity"-LED hätte ich aber schon gerne.
Eine genagelte Schraube hält besser als ein geschraubter Nagel.
FPGA v2.61 CORERAM/COREIO/(LCD)
ADAC v1.73 IO8-32/DA12-8(16bit)/AD16-8/CVC/REL8/OUT8
2 DCG(16bit) v2.91 DCP/BF + EDL 2A v1.78 + DIV v3.10 TRMSC
DDS v3.71 TRMSC + DIV v3.10 TRMSC + EDL 10A
magicroomy
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 205
Registriert: 01.12.2007, 09:23

Testplatte

Beitrag von magicroomy »

Hi Moosmichel,
Ich hab aktuell die Position des VGA Steckers um 1mm nach unten korrigiert.
Die LED hab ich auch wieder reingemacht. Ist evtl. doch ganz praktisch ;-)

Ich denke ich werde mir eine Testplatine bestellen. Wenn die nicht exakt passt, kann ich sie nachbearbeiten, kenne aber dann die korrekte Geometrie.
Ich hab mir die Frontplatte einfach mal ausgedruckt, ausgeschnitten "festgeschraubt". Sieht schon ganz gut aus. (Sofern mein Drucker korrekt skaliert druckt, aber die Gesamtgröße passt schon mal).

Das mit dem Ticket ist ne gute Idee. Wenn die Testplatine ok ist werde ich ein Ticket erstellen und sehen was passiert.

Der Einbau des std. JTag Adapters dürfte nach meinen Messungen die ersten beiden Steckerleisten unbrauchbar machen. Das ist die ADA-kompatible und eine Vollbelegte. Ist aber nur eine inoffizielle Messung.

Gruss Magic Roomy
Benutzeravatar
moosmichel001
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 175
Registriert: 06.12.2007, 10:09
Wohnort: Schwerin

Beitrag von moosmichel001 »

Ja, den 25-Pol Sub-D hätte man dann nicht direkt auf den JTAG-Adapter löten dürfen, wollte ich mittels Kabel absetzen, aber es ist schon besser so, wie du es jetzt geplant hast. Mein Entwurf ist halt schon etwas älter und da habe ich noch nicht alles so bedacht.

Die VGA-Buchse und die 25-pol-SUB-D würde ich zueinander zentrieren. Wegen schön aussehen.

Da ich noch keine FPGA bestellt und somit auch noch nicht aufgebaut habe, kann ich deine Messungen leider nicht prüfen. Hatte umfangreiche Ausgaben in den letzten Wochen. Neuer Kaffeeautomat und der Geschirrspüler wollte auch nicht mehr so, da war eine Reparatur fällig. Ohne Kaffe ist halt kein Basteln möglich.

Wenn CM das ganze aufnimmt, dann wird er das wohl noch feinjustieren. Möglicherweise hat er ja schon einen Entwurf, ihn uns aber bisher vorenthalten. Da fällt mir ein, daß ich für die ACV auch noch keine Front verfügbar ist. Wenn ich Zeit habe dann...

Das mit dem Ausdrucken der Front zur "Anprobe" habe ich auch schon gemacht, auf feste Pappe geklebt und ab geht er.
Für "Selbstfeiler" ist das auch eine gute Alternative zum Anreißen.
Eine genagelte Schraube hält besser als ein geschraubter Nagel.
FPGA v2.61 CORERAM/COREIO/(LCD)
ADAC v1.73 IO8-32/DA12-8(16bit)/AD16-8/CVC/REL8/OUT8
2 DCG(16bit) v2.91 DCP/BF + EDL 2A v1.78 + DIV v3.10 TRMSC
DDS v3.71 TRMSC + DIV v3.10 TRMSC + EDL 10A
EXA
kann c't-Lab-Module umbauen
kann c't-Lab-Module umbauen
Beiträge: 91
Registriert: 11.02.2008, 22:25

Beitrag von EXA »

BTW: Für EDL gibts auch noch keine Frontplatte im SVN, obwohl Segor schon welche ausliefert ....
Für DCG hatte ich eine Frontplatte mit 4*20 Zeichen Display + Taster/LED für Output On/Off geplant. Werde mich in den nächsten Ferien mal ans zeichnen machen, ich bin zur Zeit etwas im Klausurstress ...

MfG
EXA
fgl
kann c't-Lab-Bausätze bestellen
kann c't-Lab-Bausätze bestellen
Beiträge: 13
Registriert: 01.09.2008, 20:26
Wohnort: Remshalden
Kontaktdaten:

Beitrag von fgl »

Ich würde auch lieber an neuen Modulen basteln. Morgen steht aber Mathe-Klausur an. Und die letzten Wochen habe ich neben der Schule und Job damit verbracht, meinen kompletten Saustall mal auszumisten und Bauteile sauber zu sortieren. Bis jetzt bin ich noch lange nicht fertig.

In den Herbstferien solls eigentlich weiter gehen, wenn der Laden bis dahin mal aufgeräumt wäre, wäre das auch super ;)
Benutzeravatar
moosmichel001
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 175
Registriert: 06.12.2007, 10:09
Wohnort: Schwerin

Beitrag von moosmichel001 »

@EXA: Die FPGA-Panelplatine gibt es schon bei Segor, aber halt keine, die dazu taugt die Platine zu "verstecken".

Mein/Unser Interesse ist es ja, daß wir eine Front bekommen, die die Ansprüche vieler User befriedigt. Und wenn wir darauf verzichten unsere Vorschläge zu äußern, dann werden wir irgendwas vorgesetzt bekommen.
Eine genagelte Schraube hält besser als ein geschraubter Nagel.
FPGA v2.61 CORERAM/COREIO/(LCD)
ADAC v1.73 IO8-32/DA12-8(16bit)/AD16-8/CVC/REL8/OUT8
2 DCG(16bit) v2.91 DCP/BF + EDL 2A v1.78 + DIV v3.10 TRMSC
DDS v3.71 TRMSC + DIV v3.10 TRMSC + EDL 10A
EXA
kann c't-Lab-Module umbauen
kann c't-Lab-Module umbauen
Beiträge: 91
Registriert: 11.02.2008, 22:25

Beitrag von EXA »

Mein/Unser Interesse ist es ja, daß wir eine Front bekommen, die die Ansprüche vieler User befriedigt. Und wenn wir darauf verzichten unsere Vorschläge zu äußern, dann werden wir irgendwas vorgesetzt bekommen.
Da bin ich absolut deiner/eurer Meinung. Ich will die Frontplatte ja auch selber herstellen, deswegen hat es mich geärgert, dass es im SVN noch keine dxf-Files für EDL/FPGA gibt. Ihr erstellt die Fontplatten ja mit dem Schäffer Frontplatten-Designer, besitzt ihr denn das dxf-Export Plugin oder wie bekommt ihr aus den fpd Datein die dxf?

MfG
EXA
Benutzeravatar
moosmichel001
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 175
Registriert: 06.12.2007, 10:09
Wohnort: Schwerin

Beitrag von moosmichel001 »

Ich habe leider keine Möglichkeit die Daten als dxf zu liefern. Zumindest nicht af Anhieb, wenn ich mich ganz doll anstrenge, dann kriegt man vielleicht etwas in Eagle hin, dar kann doch dxf exportieren, wenn ich dann die Konturen der Buchsen als Holes zeichnen und die Flächen für die Sub-D-Befestigungen als Milling, dann...



Segor hat nun eine FPGA-Front im Angebot. 6TE und noch kein Bild. Aber gehen wir erstmal davon aus, daß nur die SD-Card und VGA-Buchse zugänglich sind. Sonst wird der Platz ja etwas knapp.
Dateianhänge
front.rar
Die Positionen der einzelnen Element stimmt allerdings nicht, die Befestigungslöcher müßten wohl noch angepaßt werden, aber für den Anfang...
(8.25 KiB) 255-mal heruntergeladen
Eine genagelte Schraube hält besser als ein geschraubter Nagel.
FPGA v2.61 CORERAM/COREIO/(LCD)
ADAC v1.73 IO8-32/DA12-8(16bit)/AD16-8/CVC/REL8/OUT8
2 DCG(16bit) v2.91 DCP/BF + EDL 2A v1.78 + DIV v3.10 TRMSC
DDS v3.71 TRMSC + DIV v3.10 TRMSC + EDL 10A
magicroomy
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 205
Registriert: 01.12.2007, 09:23

Frontplatte von Schaeffer

Beitrag von magicroomy »

Also ich habe meine Frontplatte bekommen. Gefällt mir gut.
Wie schon erwähnt:
JTAG als DSub15 rausgeführt für den Anschluß an den JTag Adapter.
DSub 25 ist noch nicht montiert. der wird mit dem Drahtverhau verbunden, der als Platine auf den Bildern zu sehen ist.
VGA Schrauben halten gut, Schlitz für die SD ist ok.
Evtl. könnte man um die Löscher für die Schrauben noch etwas abfräsen damit sie besser greifen. Aber bis jetzt hält es .

Gruss
Magic Roomy
Dateianhänge
fpga_v0.9.zip
Die Frontplatte für den Designer von Schaeffer. Leider kann ich daraus kein DXF machen.
(726 Bytes) 251-mal heruntergeladen
Ansicht 1
Ansicht 1
IMG_1832.JPG (105.97 KiB) 9787 mal betrachtet
Ansicht 2
Ansicht 2
IMG_1834.JPG (130.73 KiB) 9796 mal betrachtet
Benutzeravatar
moosmichel001
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 175
Registriert: 06.12.2007, 10:09
Wohnort: Schwerin

Beitrag von moosmichel001 »

Sieht doch blendend aus.
Ich habe nochmal Planflächen rund um die Befestigungsbohrungen der SUB-Ds eingefügt. Macht die Sache natürlich nicht günstiger.

Besteht Interesse an einer Sammelbestellung? Wenn wir auf 100 kämen wäre das wohl ein Schnäppchen. :lol: Ich bin heute wieder mal witzig.
Dateianhänge
fpga_v0.91.rar
Planflächen zu Sub-D-Bestigung hinzugefügt
(744 Bytes) 277-mal heruntergeladen
Eine genagelte Schraube hält besser als ein geschraubter Nagel.
FPGA v2.61 CORERAM/COREIO/(LCD)
ADAC v1.73 IO8-32/DA12-8(16bit)/AD16-8/CVC/REL8/OUT8
2 DCG(16bit) v2.91 DCP/BF + EDL 2A v1.78 + DIV v3.10 TRMSC
DDS v3.71 TRMSC + DIV v3.10 TRMSC + EDL 10A
Antworten