Seite 1 von 1

Differential Leitungstreiber für FPGA Ausgänge

Verfasst: 05.11.2008, 17:51
von magicroomy
Hi zusammen,
ich bin auf der Suche nach Leitungstreibern um 16 Bit an den Ausgängen des FPGA ( = Steckerleiste einer FPGA Huckepackplatine) über 50-75 cm zu übertragen um dann wieder Signale mit 5V zu erhalten.
Irgendwie müssen ja die Signale die der Pattern generator erzeugt auch zum Einsatzort auf einer Testplatine. Und dabei sollte es möglich sein im 10-50MHz Bereich zu arbeiten.

Ich denke da zunächst mal an schnelle Differential Treiber/Empfänger.

Hat da jemand Erfahrung? Ich suche vor allem Bauteile die man auch kaufen kann (nicht am Polarkreis bestellen und 8 Wochen darauf warten muß).
Nach Möglichkeit sollten auch mehrere Treiber in einem Gehäuse sein. Es gibt da durchaus Treiber in 6 Pin DILS, die aber nur ein Bit transportieren => ich brauche 16 davon. => Lieber Quad oder mehr.
Am besten auch in DIL und nicht in irgendeinem SMD.

Gruss
Magic Roomy

Verfasst: 05.11.2008, 19:49
von fgl
SMD ist toll :)

Interessiert mich wie alles andere um das FPGA auch, kann dir leider aber nicht weiterhelfen.

Wie siehts eigentlich mit dem Logic Analyzer aus?

Re: Differential Leitungstreiber für FPGA Ausgänge

Verfasst: 05.11.2008, 20:06
von ompf
magicroomy hat geschrieben:Hi zusammen,
ich bin auf der Suche nach Leitungstreibern um 16 Bit an den Ausgängen des FPGA ( = Steckerleiste einer FPGA Huckepackplatine) über 50-75 cm zu übertragen um dann wieder Signale mit 5V zu erhalten.
Du könntest mal einen 74ABT244 oder '245 probieren. Wenn man die Leitungen terminiert (33 - 100 Ohm am Ausgang, ggf. auf der anderen Seite 110 Ohm gegen 2,85V -- siehe SCSI), dann könnte das eventuell schon klappen. Den Versuch würde ich machen, bevor Du auf LVDS oder sowas teures gehst.

Wichtig ist vor allem, daß alle bits gleichzeitig ankommen. D.h. ICs aus dem selben Jahrzehnt verwenden und alle Leitungen gleichlang machen. Die Signalform stellst Du ja mit Treibern am Zielort wieder her, daher darf ruhig ein Sinus ankommen. Dein Feind ist nur der Jitter.


Gruß
Patrick

Versuch mit HCT245

Verfasst: 05.11.2008, 23:42
von magicroomy
Danke für die Tipps,
Hab in meiner Naivität natürlich schon mal mal nen Versuch mit 74HCT245 gemacht. (wegen der 3,3V Verträglichkeit)
Von der Huckepackplatine mit Flachband auf einen DSUB 25 (Frontplatte).
Dann mit Flachband (50cm) zum Logic Analyser (oder Probanden).
Mein Logic Analyser am Ende der Signalkette sagt leider... 'Geh weg du Vollpfosten'

Testsignal ist ein 'Lauflicht' über 16 Bits. Am Probanden hat's Störungen ohne Ende... Irgendwie auch von mir erwartet. Signale sind auch sehr schnell. 20-40MHz. Das Lauflicht ist gerade noch erkennbar.
Bin definitiv nicht glücklich damit. Es ist nicht zu gebrauchen. Könnte aber auch an meiner Verdrahtung liegen.
Verwende diese Kupferlitzen mit schmelzender Isolierung wenn man mit dem Lötkolben rangeht. Sieht nicht besonders tauglich für höhere Frequenzen aus.
Evtl. ist das Problem also schon auf meiner Huckepack Platine.

Potientiell räume ich Differential aber mehr Chancen ein, das Signal zum Probanden zu bringen. LVDS ist irgendwie schwer zu kriegen. Vor allem für viele Bits parallel.


Zum Logic Analyser...
Der FPGA Teil ist vermutlich nicht das Problem. Was zu synthetisieren, was Bits aufzeichnet und vom c't Lab abgefragt werden kann, ist nicht schwer. Der Analogteil ist auch hier das Problem. Die Signale müssen vom Probanden zum FPGA. Dann noch mit Pegeln für TTL, CMOS, etc. oder frei definierbar (Pegelschwelle L/H)? Das ganze synchron und bis XX MHz ?


Gruss
Magic Roomy

Verfasst: 06.11.2008, 08:52
von ProgFred
Hallo,

IMHO ist es nicht ratsam bei hochfrequenten Signalen Flachbandleitung zu benutzen. "Standard"-Leitungen deren Leiter aus Feindrähtigen Litzen bestehen sind vorzuziehen.
Außerdem würde ich eine geschirmte Leitung verwenden, welche aber nur auf einer Seite aufgelegt ist. (z.B: C-Artikel 602147)
Was sagen die Experten dazu?

Viel Erfolg
ProgFred

Korrekt

Verfasst: 06.11.2008, 09:56
von magicroomy
Ich stimme potentiell zu. Flachbandkabel ist nicht die beste Wahl. Ich fühle mich nur von meinem Standalone Logic Analyser angespornt. Der hat auch ein Flachbandkabel vom Analyser zum Meßkopf an den die 16 Meßstrippen angeschlossen werden.
Der Meßkopf ist ein Kästchen von 8*5*2 cm Abmessungen das leider verschweist ist, sonst hätte ich es schon mal aufgemacht.
Dieses Flachbandkabel ist aber auch eins von den Superfeinen die man auch für die Ultra ATA Laufwerke benutzt. 80 Adrig (oder so) aber nur so breit wie ein normales 40 poliges.

Gruss
Volker

Re: Versuch mit HCT245

Verfasst: 06.11.2008, 10:15
von ompf
magicroomy hat geschrieben:Hab in meiner Naivität natürlich schon mal mal nen Versuch mit 74HCT245 gemacht.
Der HCT245 hat eine Anstiegs- und Abfallzeit von je 28ns. Der bemerkt Dein 50MHz (=20ns) - Signal gar nicht. Bestück den Aufbau mal mit einem 74ABT245, damit sollte es besser klappen.
Von der Huckepackplatine mit Flachband auf einen DSUB 25 (Frontplatte). Dann mit Flachband (50cm) zum Logic Analyser (oder Probanden).
Flachband ist gut, das hat einen definierten Wellenwiderstand (110 Ohm). Rundkabel ist ungeeignet, außer die Adern sind paarweise verdrillt. Dann wird's jedoch teuer.

Sub-D25 taugt in dem Zusammenhang auch nichts. Am besten Pfostenfeldstecker verwenden. Eine Seite Daten, andere Seite Masse. So ergeben sich automatisch die Aderpaare. Der SCSI-Standard macht's vor (und da hat der Sub-D25 vom Mac auch noch nie richtig funktioniert...).

Also: gleichlange Leiterbahnen vom FPGA auf die Treiber. Direkt am Ausgang ein Längswiderstand, so daß Impedanz der Endstufe plus Widerstand ca 100 Ohm ergeben. Dann gleichlange Leiterbahnen zum Pfostenfeldstecker. Über angequetschte Stecker auf das Flachkabel, am anderen Ende den gleichen Weg zurück. Dort über gleichlange Leitungen auf die Empfänger.

Wahrscheinlich mußt Du am Leitungsende auch eine Terminierung vorsehen. Da gibt's zwei Möglichkeiten: passiv mit 220R gegen Masse und 330R gegen VDD, oder aktiv mit 110R gegen eine stabile Spannungsquelle von 2,85V. Aufzubauen z.B. mit einem TL431.


Gruß
Patrick

Verfasst: 06.11.2008, 10:39
von cm
LVDS kann das FPGA selbst, wenn man die Treiberzellen entsprechend konfiguriert. Differentielle Leitungen liegen immer paarweise a/b auf den Steckleisten an. Also wird nur auf Empfängerseite ein LVDS-Interface nötig sein.

Für ein sauberes Design mit 100-bis 200-MHz-Takten wirst du nicht ohne 2GHz-Scope mit aktiven Differential-Tastköpfen auskommen. HF ist per se unlogisch, und theoretische Betrachtungen helfen nur bis zu einem bestimmten Punkt weiter. Ab dann hilft nur Messen und Ausprobieren.

Ich habe zum Beispiel an meinem Tek TLS216 (800 MHz Bandbreite, 2 GS/s) die selbstgebauten FET-Tastköpfe mit 60 cm Flachbandkabel angeschlossen (mit Widerstandsanpassung 110/75 Ohm als Abschluss, paarweise Signal/Masse), was ohne Überschwinger und Artefakte ganz wunderbar funktioniert -- wie die 700 Euro teuren Originale.

cm