FPGA-IOCORE

Das Forum für die Hardware der FPGA-Basisplatine
HSiebrecht
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 116
Registriert: 30.11.2007, 23:50
Wohnort: Westfalen

FPGA-IOCORE

Beitrag von HSiebrecht » 06.06.2009, 01:41

Hallo zusammen, im speziellen cm,

habe da mal eine Frage zur FPGA-IOCORE Karte, bevor ich hier einem Phantom hinterher jage, wie bei SerCore. :)

Kann es sein das die Funktion des Memory-mapped I/O-Bereich im ct-Basic noch nicht implementiert ist ?

Habe die FPGA-IOCORE Karte in Fädeltechnik nach Schematics FPGA-IOCORE V#1.0 aufgebaut, aber sie funktioniert leider nicht. Tests mit PEEK und POKE's auf die unterschiedlichen Adressen ändert leider nichts am Status der RD 6xx und WR 6xx Signale. RD 6xx permanent Low und WR 6xx permanent High Pegel.

Noch eine Anmerkung zu den Schematics der FPGA-IOCORE V#1.0.

Der Gnd von U2 / PL2 und U6 / PL5 sind zwar untereinander verbunden, haben aber keine Verbindung zu DGnd.
Viele Grüße

Helmut

Die meisten Desaster in der IT Welt haben eine gemeinsame Ursache: Wir machen mal eben.

HSiebrecht
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 116
Registriert: 30.11.2007, 23:50
Wohnort: Westfalen

Re: FPGA-IOCORE

Beitrag von HSiebrecht » 06.06.2009, 16:34

Hallo zusammen,

man(n) muss das Rad ja nicht zweimal erfinden, hänge mal ein Foto meiner IOCORE Karte und den Bestückungsplan ( Handskizze ) an. Viel Spaß beim fädeln.
Nicht wundern, das U1 und U5 um 180° gedreht sind, war Absicht.
FPGA_IOCORE.jpg
silk_FPGA-IOCORE.jpg
Viele Grüße

Helmut

Die meisten Desaster in der IT Welt haben eine gemeinsame Ursache: Wir machen mal eben.

cm
Konstrukteur
Konstrukteur
Beiträge: 124
Registriert: 06.12.2007, 10:36
Wohnort: Hannover
Kontaktdaten:

Re: FPGA-IOCORE

Beitrag von cm » 09.06.2009, 13:25

In ct-BASIC schon, möglicherweise ist aber noch ein veraltetes main.bit auf dem Server. Werde das umgehend kontrollieren.
Carsten Meyer

Redaktion c't

HSiebrecht
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 116
Registriert: 30.11.2007, 23:50
Wohnort: Westfalen

Re: FPGA-IOCORE

Beitrag von HSiebrecht » 09.06.2009, 17:14

Hallo cm,

vielen Dank für die schnelle Antwort und Lösung des Problems.
Kurzer Test, IO600.BAS und IO620.BAS funktionieren einwandrei.
Inports muss ich noch testen.

Nochmals Danke und viele Grüße
Viele Grüße

Helmut

Die meisten Desaster in der IT Welt haben eine gemeinsame Ursache: Wir machen mal eben.

HSiebrecht
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 116
Registriert: 30.11.2007, 23:50
Wohnort: Westfalen

Re: FPGA-IOCORE

Beitrag von HSiebrecht » 21.06.2009, 18:50

Hallo zusammen,

hat schon jemand eine voll funktionsfähige FPGA-IOCORE Karte ?

Bei mir funktionieren alle Outports einwandfrei.

Probleme habe ich mit den beiden Inports ( U3 und U7 ). Egal ob alle Eingänge auf High oder Low liegen, ein entsprechender PEEK auf die Adresse ergibt immer einen Wert von dezimal 6.
Test mit 1K Pulldown Widerständen und Schalter gegen Vcc.
Viele Grüße

Helmut

Die meisten Desaster in der IT Welt haben eine gemeinsame Ursache: Wir machen mal eben.

PaddyLötet
Beiträge: 2
Registriert: 04.09.2008, 09:57

Re: FPGA-IOCORE

Beitrag von PaddyLötet » 26.06.2009, 13:28

Hallo HSiebrecht,

Habe mir eine halb funktionsfähige IOCORE-Karte auf Lochraster nachgebaut, also nur die Inports, denn die interessieren mich vorerst. Habe aber genau das gleiche Problem: PEEK(1536) ergibt immer 6! Woran liegts?


Gruß

Paddy

HSiebrecht
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 116
Registriert: 30.11.2007, 23:50
Wohnort: Westfalen

Re: FPGA-IOCORE

Beitrag von HSiebrecht » 26.06.2009, 15:10

Hallo Paddy,

vielen Dank für Dein Feedback. Bin ja erst mal beruhigt das ich nicht der einzige IOCORE-Karten Besitzer bin. :lol:
Habe mir eine halb funktionsfähige IOCORE-Karte auf Lochraster nachgebaut, also nur die Inports, denn die interessieren mich vorerst. Habe aber genau das gleiche Problem: PEEK(1536) ergibt immer 6! Woran liegts?
Gute Frage, falschen Hardwareaufbau können wir wohl erstmal ausschliessen. Wir haben beide das gleiche Problem und ich habe meinen Aufbau "zigmal" überprüft. Design Problem schliesse ich auch aus, die Karte hat ja einen einfachen Schaltplan. Eventuell Timingprobleme beim Read6xx Signal aus dem FPGA heraus.

Werde cm eine Email zukommen lassen, er wird das wohl am besten beurteilen können.
Viele Grüße

Helmut

Die meisten Desaster in der IT Welt haben eine gemeinsame Ursache: Wir machen mal eben.

PaddyLötet
Beiträge: 2
Registriert: 04.09.2008, 09:57

Re: FPGA-IOCORE

Beitrag von PaddyLötet » 26.06.2009, 19:27

Hallo HSiebrecht,

ja, Hardware-Fehler können wir wohl ausschließen, benutze meine "halbe" IOCORE-Karte mittlerweile auch in einer anderen, eigenen FPGA-Synthese.
Bestimmt wird sich cm auf deine Mail melden.

Grüße

Paddy

cm
Konstrukteur
Konstrukteur
Beiträge: 124
Registriert: 06.12.2007, 10:36
Wohnort: Hannover
Kontaktdaten:

Re: FPGA-IOCORE

Beitrag von cm » 30.06.2009, 15:01

Habt ihr auch 74HCTxxx oder 74LSxxx verwendet? 74HC funktionieren nicht.

Werde das trotzdem nochmal überprüfen.

-cm
Carsten Meyer

Redaktion c't

HSiebrecht
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 116
Registriert: 30.11.2007, 23:50
Wohnort: Westfalen

Re: FPGA-IOCORE

Beitrag von HSiebrecht » 30.06.2009, 17:03

Hallo cm und alle anderen,
Habt ihr auch 74HCTxxx oder 74LSxxx verwendet? 74HC funktionieren nicht.
uuppss, U4 und U6 sind bei mir 74LS, Rest sind 74HCT, komisch die Outports funktionieren mit 74HCT.

@cm, Danke für das update, werde dann mal 74LS Typen besorgen.
Viele Grüße

Helmut

Die meisten Desaster in der IT Welt haben eine gemeinsame Ursache: Wir machen mal eben.

cm
Konstrukteur
Konstrukteur
Beiträge: 124
Registriert: 06.12.2007, 10:36
Wohnort: Hannover
Kontaktdaten:

Re: FPGA-IOCORE

Beitrag von cm » 01.07.2009, 09:39

HCT geht sehr wohl, HC ohne T nicht, da nur 3,3V High-Pegel anliegen.

-cm
Carsten Meyer

Redaktion c't

HSiebrecht
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 116
Registriert: 30.11.2007, 23:50
Wohnort: Westfalen

Re: FPGA-IOCORE

Beitrag von HSiebrecht » 04.07.2009, 18:51

Hallo zusammen,

@cm, Jaja wer ( richtig ) lesen kann ist klar im Vorteil. Danke für die Aufklärung. :lol:

Also sollte es mit meiner Bestückung ja funktionieren.

Noch mal kurz meine Bestückung :

U1, U2, U5 = SN74HCT574N , alle Outports funktionieren.

U6 = 74LS259 , alle Outports funktionieren.

U4 = 74LS139

U3 , U7 = SN74HCT541N , egal ob alle Einänge ( A0 - A8 ) auf Low oder High = DVcc = 5V liegen ergibt ein PEEK
auf 1536 bzw. 1552 immer Dezimal 6.


@Paddy, mit was für Typen hast Du denn U4, U3 und U7 bestückt ?
Viele Grüße

Helmut

Die meisten Desaster in der IT Welt haben eine gemeinsame Ursache: Wir machen mal eben.

HSiebrecht
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 116
Registriert: 30.11.2007, 23:50
Wohnort: Westfalen

Re: FPGA-IOCORE

Beitrag von HSiebrecht » 04.07.2009, 23:34

Hallo zusammen,

ich nochmal. So Oszi raus und "IO600.BAS" ins Basic geladen, ein Kanal an WR6xx und den zweiten an RD6xx.
An WR6xx kann ich einen ca. 50ns langen Low-Impuls messen, RD6xx ist permanent High ( 3,3 V ), dann kann
es ja auch nicht funktionieren. Test mit einem anderen 74LS139 gleiches Ergebnis.

@cm und Paddy, könnt Ihr das mal bitte bei Euch überprüfen.

Werde mir als nächstes meine FPGA-Platine vornehmen, nicht das da ein Problem mit FN105 vorliegt.
Viele Grüße

Helmut

Die meisten Desaster in der IT Welt haben eine gemeinsame Ursache: Wir machen mal eben.

HSiebrecht
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 116
Registriert: 30.11.2007, 23:50
Wohnort: Westfalen

Re: FPGA-IOCORE

Beitrag von HSiebrecht » 31.08.2009, 18:04

Hallo zusammen,

wollte noch mal nachfragen ob schon jemand erfolgreich die Inports der IOCORE-Karte in Betrieb hat.

Bei meinem FPGA Modul konnte ich keinen Fehler feststellen, und wie schon früher geschrieben, den Aufbau der IOCORE-Karte habe ich schon zigmal überprüft.

Traue mich noch nicht die IOCORE-Karte im neuen, 2ten FPGA Modul zu testen bevor nicht klar ist, ob es sich um ein generelles oder hauseigenes Problem handelt.

Positive wie negative Antworten sind jederzeit willkommen. Danke und ...
Viele Grüße

Helmut

Die meisten Desaster in der IT Welt haben eine gemeinsame Ursache: Wir machen mal eben.

Benutzeravatar
moosmichel001
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 175
Registriert: 06.12.2007, 10:09
Wohnort: Schwerin

Re: FPGA-IOCORE

Beitrag von moosmichel001 » 01.09.2009, 14:57

Hallo H.,

ich kann das so nachvollziehen.

Ich habe mir eine Platine geätzt und nachdem ich die Strafarbeit des doppelseitigen lötens der Wannerstecker erledigt habe und mir nun sicher bin keine Lötfehler mehr zu haben kann ich sagen, daß die Outports funktionieren und die Inports besagten Wert "6" zurückliefern. Dieser Wert wird auch geliefert, wenn gar keine COREIO gesteckt ist.

Die RD_6xx und WR_6xx werden beim entsprechenden Befehl für ca. 50 ns Low.

Habe ausnahmslos HCT-Typen verbaut.

:(
Eine genagelte Schraube hält besser als ein geschraubter Nagel.
FPGA v2.61 CORERAM/COREIO/(LCD)
ADAC v1.73 IO8-32/DA12-8(16bit)/AD16-8/CVC/REL8/OUT8
2 DCG(16bit) v2.91 DCP/BF + EDL 2A v1.78 + DIV v3.10 TRMSC
DDS v3.71 TRMSC + DIV v3.10 TRMSC + EDL 10A

Antworten