FPGA mit autoincrement

Das Forum für die Software der FPGA-Basisplatine
Antworten
magicroomy
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 205
Registriert: 01.12.2007, 09:23

FPGA mit autoincrement

Beitrag von magicroomy » 22.09.2008, 15:01

Hallo zusammen,
schon wieder eine Frage zum FPGA. Ich brüte gerade über einem Patterngenerator für das FPGA. Damit ich die Daten performant über den Optobus ins FPGA reinbringe würde ich gerne Autoinkrementierte Eingangsregister im SPI verwenden. CM hatte hierzu was im WIKI (Änderungen FPGA) geschrieben.
Prinzipiell denke ich es wird eine Signalflanke notwendig sein, die anzeigt wann ein Wert in die SPI Register geschrieben wurde.
Ich sehe mir also wieder mal SPI32_IN an, und sehe Flipflops die nie "gecleart" werden, weil CLR immer auf LOW liegt. Einzige Eingänge sind damit die Daten, CE und CLK.
Ich würde nun erwarten, daß eine Undverknüpfung von CE und CLK genau die Flanke ist die ich suche.
Ich hab mir so ein Signal mal auf einen FPGA Pin gelegt und mit dem Oszi angesehen.
Leider hab ich dann obwohl ich keinerlei Befehle über Optobus sende (FPGA ist auch alleine im System) ein fröhliches Treiben (Hi-Low) auf meiner Leitung.
Ich hoffe irgendjemand versteht überhaupt wovon ich rede und kann helfen ;-)

Gruss
Magic Roomy

magicroomy
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 205
Registriert: 01.12.2007, 09:23

Verstanden

Beitrag von magicroomy » 22.09.2008, 22:08

Mist, sollte doch genauer lesen.
Auf den Adressen 0-3 gehts natürlich ab, weil damit auch das Panel arbeitet.
Nimmt man höhere Adressen funktioniert es wie gewollt.
So wie CM es auch beschrieben hat.
Thema hat sich also erledigt.


Gruss
Volker

Antworten