ct-Basic 2.3 ISE Übersetzungsprobleme

Das Forum für die Software der FPGA-Basisplatine
cm
Konstrukteur
Konstrukteur
Beiträge: 124
Registriert: 06.12.2007, 10:36
Wohnort: Hannover
Kontaktdaten:

Re: ct-Basic 2.3 ISE Übersetzungsprobleme

Beitrag von cm » 18.12.2009, 11:32

VGOE hat geschrieben:Wenn es wirklich daran liegt, dass kein Schaltbild als root Objekt angelegt sein darf, konnte der Fehler ja einfach behoben werden.

Ich teste weiter ....
CU
Volker
Schon, aber ich finde den Schaltplan manchmal doch übersichtlicher als textliche Port-Signalzuweisungen in VHDL. Bei mir hat ein simpler 1:1-VHDL-Wrapper um das main-Schaltbild in der Tat gereicht, damit das merkwürdige Verhalten nicht mehr auftrat.

Man kann es recht einfach reproduzieren:

Projekt öffnen, Top-Level-Schaltplan öffnen, winzige Änderung vornehmen (etwa eine Verbindung verschieben), abspeichern, Projekt verlassen. Beim erneuten Öffnen des Projekts liegt die Wahrscheinlichkeit, das ISE irgendeine Datei als Top-Level zur Synthese nimmt (obwohl nicht so in der Hierarchie angezeigt), bei mindestens 75%. Dann hagelt es natürlich Fehlermeldungen.

Werde im Wiki mal eine ISE-FAQ-Seite anlegen mit der Bitte um Bestückung.
Carsten Meyer

Redaktion c't

VGOE
kann c't-Lab-Bausätze löten
kann c't-Lab-Bausätze löten
Beiträge: 45
Registriert: 26.10.2009, 10:56

Re: ct-Basic 2.3 ISE Übersetzungsprobleme

Beitrag von VGOE » 20.12.2009, 11:30

Hiho,
die 2.3g Version springt bei mir gelegentlich in den Monitor (die Version von hier, nicht meine eigene :) )

Programm IOTEST0.BAS

Nach ca. 2000 bis 20000 Durchläufen springt der Basic-Interpreter in den Monitor:

PC=F5FE A=00 X=01 Y=0 S=E5 P=32 (NVRBDIZC)=00110010

Dies tritt nicht immer auf und wenn, dann nach einem Durchlauf direkt nach dem ersten Laden des FPGA. RESET per BREAK Taste der Tastatur bringt in sofern keine Änderung, dass danach der Interpreter ebenfalls wieder nach einigen Durchläufen in den Monitor fällt. Erst ein "echter" Reset (RESET des ATMega für 50ms auf LOW gezogen) und dadurch ein neues Laden der FPGA Konfiguration führt zu einem stabilen Interpreter.
Die älteren Versionen liefen ohne Probleme auf Anhieb teilweise tagelang durch und zeigte nicht ein einziges Mal dieses Verhalten.

Kann jemand dies bestätigen?

CU
Volker

VGOE
kann c't-Lab-Bausätze löten
kann c't-Lab-Bausätze löten
Beiträge: 45
Registriert: 26.10.2009, 10:56

Re: ct-Basic 2.3 ISE Übersetzungsprobleme

Beitrag von VGOE » 21.12.2009, 09:00

Hiho,
nach dem die .SCH Dateien im Top-Level durch VHD Dateien ersetzt wurden, kann das Projekt, ohne weitere Probleme, mehrfach fehlerfrei übersetzt werden. Da die Schaltpläne, aus meiner Sicht, nicht wesentlich zur Übersichtlichkeit beitragen kann ich mit der VHD Top-Level Lösung gut leben und stabile Ergbnisse reproduzieren.

Merci an CM für den Tipp!!

CU
Volker

Antworten