Zusammenstellung aller Bugfixe und Verbesserungen

Hier könnt ihr Diskussionen über die Hardware und Abgleich des Labornetzteiles des c't-Lab führen.
Antworten
Merlin
kann c't-Lab-Bausätze bestellen
kann c't-Lab-Bausätze bestellen
Beiträge: 13
Registriert: 09.09.2008, 08:04

Zusammenstellung aller Bugfixe und Verbesserungen

Beitrag von Merlin »

Liebe c't-lab Fans !

Ich möchte mir gerne ein DCG mit DCP zulegen, aber wenn ich hier im Forum lese was alles verändert werden muss um ein brauchbares Gerät zu erhalten ist die Verwirrung sehr groß. Gibt es irgendwo eine "Sammlung" aller Bugfixe und Verbesserungen, die gleich beim Aufbau mit berücksichtigt werden können ?

Gruß
Merlin
Benutzeravatar
Marcel
kann c't-Lab-Module umbauen
kann c't-Lab-Module umbauen
Beiträge: 91
Registriert: 31.12.2008, 17:26
Wohnort: Siegen

Re: Zusammenstellung aller Bugfixe und Verbesserungen

Beitrag von Marcel »

Wenn du alles so machst wie im ct-Lab Wiki drinsteht ist das schon recht brauchbar, der Rest sind Verbesserungen auf sehr hohem Niveau, die nicht jeder brauchen wird.

Normalerweise reicht es, wenn du http://www.heise.de/ct/projekte/machmit ... /ErgBerDCG schaust
Stolzer Besitzer eines c`t-Lab:

1x 19" Gehäuse von Segor [ 100% ]
1x IFP ohne LAN [ 100% ]
2x DCG/DCP 16bit [ 100% ]
mysticdust
träumt vom eigenen c't-Lab
träumt vom eigenen c't-Lab
Beiträge: 5
Registriert: 17.11.2020, 13:23

Re: Zusammenstellung aller Bugfixe und Verbesserungen

Beitrag von mysticdust »

Da der Artikel auf heise nicht mehr zu finden war, hat mir aber das Internetgedächtnis (WayBackMachine) geholfen und folgendes zu Tage gefördert:

== Ergänzungen und Berichtigungen DCG ==

[[Image(browser:Bilder/DCG-DCP.JPG)]]

Achtung: Bitte lesen Sie vor dem Bestücken den Abschnitt zum Hardware-Bugfix, falls dieser Ihrem Bausatz beiliegt. Einige Bauteile auf der DCG-Platine haben sich im Wert geändert.

Damit eingesetzte Lüfter eine ausreichende Betriebsspannung DVgl+ erhalten, sollte in der Modul-Stromversorgung (IFP oder PS2-3) ein 9V-Trafo für den 5V-Zweig verwendet werden. Beim Einsatz von 6V-Trafos in Verbindung mit Low-Drop-Spannungsreglern ist DVgl+ zu niedrig.

Statt des LTC1019-2,5 lässt sich auch ohne weiteres der Typ REF43 von Analog Devices einsetzen.

R45 ist kein Einzelwiderstand, sondern ein '''R-Netzwerk''' mit 4 Widerständen (Stern-Schaltung, 5 Anschlüsse). Bei der preiswerteren '''12-Bit-Version''' wird der ATmega-interne A/D-Wandler zur Istwerterfassung genutzt, als Referenzquelle dient die interne des LTC1257, die deutlich besser ist als die interne des ATmega32. Dann darf C7 nicht bestückt werden, sonst schwingt der LTC1257. Man erhält dann natürlich nur 10 Bit Auflösung bei der Istwert-Erfassung (entsprechend drei Digitalvoltmeter-Stellen).

=== Spike-Problematik bei Lastabwurf ===

In der in c't abgedruckten Dimensionierung tritt beim Übergang vom Strom- in den Spannungsregelbetrieb (Kurzschluss entfernt oder Lastabwurf) ein kurzer, aber '''erheblicher und u.U. für die angeschlossene Schaltung gefährlicher Spike''' (Überspannungsimpuls) am Ausgang auf, wenn keine große kapazitive Last (Abblockkondensatoren in der versorgten Schaltung) vorhanden ist. Außerdem bietet die Geschwindigkeit der Lastausregelung noch Reserven. In der Stückliste bzw. Schaltplan sind als Mindestmaßnahme '''unbedingt''' folgende Werte zu ändern (Achtung: '''Diese Werte gelten nicht bei Einsatz der Bugfix-Platine''', siehe dafür weiter unten):
{{{
C12 - 120p
C24 - 470p
R25 - 10k
R40 - 10k
R41 - 18k
R52 - 1k8
}}}
Damit ist der durch das Schaltungsprinzip unvermeidliche Spike schon deutlich abgeschwächt. Wenn DCG nicht zur Stromversorgung, sondern für Messzwecke eingesetzt wird, sollte der Spike tolerierbar sein.

[[Image(browser:Bilder/DCG-SpikeAlt.PNG)]]

'''Bild: Beim DCG in der Original-Dimensionierung tritt ein deutliches Überschwingen der Ausgangsspannung bei Lastabwurf auf (gelbe Linie). Hier der Worst Case: Niedrige Sollspannung, Strom knapp unter der Bereichsgrenze 200mA, keine Grundlast; 2V eingestellt, Spike-Höhe ca. 7V. Die weiße Linie ist das Steuersignal der elektronischen Last, die orange das Ausgangssignal des Stromregel-!OpAmps. Die Ausregelung dauert etwa 360µs (Cursor-Linien).'''

=== DCG Hardware-Bugfix ===

Um das Spike-Problem beim Übergang vom Stromregel- in den Spannungsregel-Betrieb vollständig zu eliminieren, ist eine etwas umfangreichere Schaltungsänderung nötig. Durch Ändern von Bauteilewerten ist dieses Problem nicht in den Griff zu bekommen, ohne die Regeleigenschaften massiv zu verschlechtern.

Ich habe hierzu eine Mini-Platine entworfen, die '''anstelle von U10 und U13''' in die IC-Sockel eingesetzt wird (kann notfalls ebenso auf Lochraster aufgebaut werden).
Die Verbindung zu den Fassungen von U10 und U13 erfolgt über auf der Lötseite eingesetzte IC-Stiftleisten. C26 auf der DCG-Platine muss wegen seiner Höhe ggf. ausgelötet und liegend montiert werden. Es sind bis auf ein paar Cent-Bauteile keine zusätzlichen ICs erforderlich. Platine und Schaltplan siehe DCG-Bugfix-PDFs im Layout- und Schematics-Verzeichnis. Die Bugfix-Platine wird mit den erforderlichen Bauteilen dem Segor-Bausatz beiliegen, der sich dadurch etwas verteuert. Ein '''Bugfix-Bauteilesatz mit Platine''' zum Nachrüsten wird voraussichtlich zum Differenz-Preis (DCG neu minus DCG alt) angeboten werden. Schaltung und Bestückung siehe '''[browser:Schematics]''' und '''[browser:Layout]'''.

Der herausgezogene U10 arbeitet nun auf der Bugfix-Platine. Der Optokoppler U13 entfällt, er wird eleganter durch zwei Transistoren auf der Bugfix-Platine ersetzt. Die Verbindung von der Bugfix-Platine PL10 und PL13 zu den IC-Fassungen von U10 und U13 erledigen IC-Stiftleisten (z.B. Reichelt AW 122-20 oder AR 16).

[[Image(browser:Bilder/DCG-Bugfix_1.JPG)]]

Einbau: Zunächst C26 entlöten und beigelegten (gleichen) Kondensator wie im Bild oben liegend montieren. IC-Stiftleisten passend ablängen (2 x 3 Pole, 2 x 4 Pole) und mit den '''dünnen Stiften''' in die IC-Fassungen von U10 und U13 einsetzen. Unbestückte Platine so auflegen, dass die Stiftleisten etwa 0,5 bis 1 mm herausgucken, dann von oben verlöten (Löcher der Bugfix-Platine von Segor sind durchkontaktiert). Platine herausziehen und restliche Bauteile einsetzen.

[[Image(browser:Bilder/DCG-Bugfix_2.JPG)]]

Es ist eine '''zusätzliche, möglichst kurze Leitung''' von PL1 der Bugfix-Platine nach DCG U6/Pin 2 (auch zugänglich am Verbindungspunkt R17/R18 auf DCG, siehe Bild, weiß-blaues Kabel) zu legen. Auf der DCG-Platine müssen zusätzlich einige Bauteile geändert oder entfernt werden. Die Geschwindigkeit der Lastregelung hängt im wesentlichen von C12 ab. Wird er -- wie vorher -- zu klein gewählt, kann in bestimmten Strombereichen '''Schwingneigung''' entstehen. Tauschen Sie einfach die Werte von Position C27 und C12 der ursprünglichen Dimensionierung. '''Es gelten mit Bugfix-Platine folgende Werte''' in der Regelschleife auf DCG:

{{{
C12 - 470p, bei immer noch vorhandener Schwingneigung 2n2
C27 - 150p
C24 - entfällt
R25 - 2k2
R40 - entfällt
R41 - 4k7
R52 - 1k8
D4 und ggf. D8 (falls durch vorherige Änderung eingesetzt) - entfällt
}}}


Die Änderungen sind auch im Gesamt-Schaltbild '''schem_DCG2_mit_bugfix.pdf''' zu finden (unter '''[browser:Schematics Schematics]'''). Zusätzlich benötigte Bauteile liegen der Segor-Bugfix-Platine bei. Eine deutliche Verbesserung des '''Leerlauf/Vollast-Regelverhaltens''', insbesondere bei kapazitiver Last, lässt sich mit folgender, etwas aufwendigerer Änderung (siehe Schaltbild '''schem_DCG2_mit_bugfix2.pdf''') erzielen, die nach letztem Stand der Erkenntnisse das Optimum (d.h. ein guter Kompromiss aus Regelzeit und Überschwingen in allen Strombereichen) darstellt:

{{{
C12 - 2n2 (ursprünglicher Wert wie in c't abgedruckt)
C27 - 150p
C24 - entfällt
R19 - 4k7 (für Ripple-Parameter, siehe unten)
R25 - 2k2
R27 - 12k (aus Pos. R30 entfernter Widerstand)
R30 - 470R (bessere Stabilität) oder 0R Drahtbrücke (schnellere Regelung)
R32 - 470R
R40 - entfällt
R41 - 4k7
R52 - 1k8
D4 und ggf. D8 (falls durch vorherige Änderung eingesetzt) - entfällt

Auf der Bugfix-Platine: R1 und R5 tauschen, also wird
Bugfix R1 - 4k7
Bugfix R5 - 1k

}}}

Ich hoffe, dass mit diesen "allerletzen" Änderungen die Schaltung unter allen Betriebsbedingungen einwandfrei funktioniert -- bei meinen Musteraufbauten hat sich diese Dimensionierung als optimal erwiesen. Nebenbei gesagt ist es keineswegs trivial, die Regelzeitkonstanten so auszulegen, dass vom niedrigsten bis zum höchsten Strombereich einerseits eine schnellstmögliche Regelung und Überstrombegrenzung, andererseits aber kein Schwingungseinsatz erfolgt. Die Lasten/Kabelinduktivitäten/Lastkapazitäten können ja höchst unterschiedlich sein, weshalb eine Simulation mit Spice oder dgl. wenig Sinn hat und auch der klassische Regelungstechnik-Ansatz versagt.

=== Hintergrund zum Bugfix ===
Ursache des Spike ist die (im Nachhinein eher ungeschickte) Trennung von Strom- und Spannungsregler-OpAmps. ich war der Überzeugung, dass eine Trennung ein schnelleres Ansprechen auf Überstrom ermöglichen würde. Tatsächlich hat sich genau diese Entscheidung als fatal herausgestellt, weil ich dem Verhalten bei "Lastabwurf" zu wenig Beachtung schenkte.

Im Übergangsbereich entsteht durch die endlich schnellen OpAmps und die Tatsache, dass der nicht aktive Regler sozusagen an den Anschlag fährt und sich erst mühsam davon erholen muss, ein Überspannungsimpuls am Ausgang. Die Schaltung wurde nun wie folgt geändert: U6 wird in die Stromregelung mit einbezogen und U10 als '''nichtinvertierender Vergleicher''' geschaltet (vorher '''invertierend'''). Der Regelwert wird über eine Diode und einen Widerstand (D1 und R3 auf der DCG-Bugfix-Platine) dem invertierenden Eingang von U6 zugeführt. Der Bugfix-Transistor Q2 verhindert mit seiner Basis-Emitter-Diode, dass U10 an den negativen Anschlag fährt, außerdem liefert er das (mit Q1 invertierte) Signal für den Controller, ob sich die Schaltung im Strom- oder Spannungsregelbetrieb befindet. Es sind also keine Firmware-Änderungen nötig. Allerdings sollte die Offset-Spannung von U10 kontrolliert werden (Strom-Nullabgleich wie im [http://www.heise.de/ct/07/19/212/ Artikel] beschrieben).

[[Image(browser:Bilder/DCG-SpikeNeu.PNG)]]

'''Bild: Mit der Bugfix-Platine ist der Spike auch ohne Ausgangs-Kapazität nahezu vollstandig verschwunden (gelbe Linie), außerdem verbessern sich die Ansprech- und Erholzeiten beim Lastwechsel (max. 100µs). Hier bei sonst gleichen Bedingungen wie oben. Mit minimaler Grundlast verschwindet der Rest-Spike schließlich völlig. Der Stromregel-!OpAmp arbeitet durch die Schaltungsänderung invertiert (orange Linie)'''

=== Änderung für neuen Ripple-Parameter ===

Mit Firmware-Version 2.8 wurde eine abiträre Funktion eingeführt, der '''Ripple-Parameter''' mit variablen Pulsweiten getrennt für On-/Off-Zeit, erreichbar über zusätzliche Menü-Einträge nach "oben" und natürlich auf per Befehl (siehe Syntax-Tabelle). Damit lässt sich eine künstlich "verbrummte" oder "verseuchte" Gleichspannung erzeugen, etwa zum Test von Sieb- und Stabilisierungsschaltungen. Der Ripple-Wert ist eine Prozentangabe, um die die erzeugte Gleichspannung während der "T off"-Zeit einsackt: Ein Ripple von 25% bedeutet z.B., dass eine Spannung von eingestellt 10V periodisch auf 7,5V zusammenbricht. Die Periodendauer ergibt sich aus T on + T off (Einstellung in ms-Zweierschritten).

Damit der neue Ripple-Parameter einwandfrei funktioniert und ein künstlich "verbrummtes" Signal bis 100 Hz (Emulation einer Vollweg-Gleichrichtung) möglich ist, ist auf der DCG-Platine '''R19 in 4k7''' (vorher 10k) zu ändern. Ohne diese Änderung kann die S/H-Stufe nur bis 50 Hz folgen.

Sollte aufgrund der "Charge Injection" des Multiplexers U8 eine Störspannung im mV-Bereich mit der Umschalt-Frequenz 1kHz am Ausgang auftauchen, können '''C13 und C20''' bis auf '''1µF''' vergrößert werden. Damit die Zeitkonstanten gleich bleiben, sollten dann auch '''R19 und R26''' im gleichen Maße verringert werden, bei 1µF-Kondensatoren also auf '''470 Ohm'''.
Mystic dust is what remains when a chip has puffed its magic smoke. 8)
Benutzeravatar
lab-freund
kann c't-Lab-Module konstruieren
kann c't-Lab-Module konstruieren
Beiträge: 102
Registriert: 23.01.2015, 20:27

Re: Zusammenstellung aller Bugfixe und Verbesserungen

Beitrag von lab-freund »

Hallo Mysticmerlin,

am sinnvollsten ist es, den Web-Artikel in eine PDF-Datei zu drucken, ich finde, dann ist er am lesbarsten und man findet auch am schnellsten die Stelle, wo die letzte Version beschrieben ist.
Antworten