Nutzung des IP Cores im WepPack 9.1 zur Def eines Dual PortR
Verfasst: 21.05.2009, 08:22
Nach der erfolgreichen Synthese eines 24Bit breiten Dual Port Rams zeigt mein Beispielprogramm keinen Erfolg im
Schreib und Lesevorgang. Hat einer von euch einen entsprechenden VHDL Code als kleine Starthilfe ? Ich gehe davon aus
das ich in meinem VHDL Code das Write enable für das Schreiben und lesen nicht korrekt setze bzw zurücksetze.
Schreib und Lesevorgang. Hat einer von euch einen entsprechenden VHDL Code als kleine Starthilfe ? Ich gehe davon aus
das ich in meinem VHDL Code das Write enable für das Schreiben und lesen nicht korrekt setze bzw zurücksetze.